Docket No.: 63979-039 **PATENT**

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Kenji TOYODA, et al. : Confirmation Number:

Serial No.: : Group Art Unit:

Filed: January 28, 2004 : Examiner:

For: VOLTAGE GENERATING CIRCUIT, VOLTAGE GENERATING DEVICE AND SEMICONDUCTOR DEVICE USING THE SAME, AND DRIVING METHOD THEREOF

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claim the priority of:

Japanese Patent Application No. 2002-310032, filed October 24, 2002

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Michael E. Fogarty Registration No. 36,139

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 MEF:mcw Facsimile: (202) 756-8087

Date: January 28, 2004

63979-039 K. TOYODA etal

日本国特許庁 JAPAN PATENT OFFICE

Jan 28th, 2004

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年10月24日

出 願 番 号 Application Number:

特願2002-310032

[ST. 10/C]:

[J P 2 0 0 2 - 3 1 0 0 3 2]

出 · 願 人
Applicant(s):

松下電器産業株式会社

2003年 8月12日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

2030240013

【提出日】

平成14年10月24日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 25/00

H01L 29/772

H03K 25/12

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株

式会社内

【氏名】

豊田 健治

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地

松下電器産業株

式会社内

【氏名】

上田 路人

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地

松下電器産業株

式会社内

【氏名】

森本 廉

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株

式会社内

【氏名】

森田 清之

【特許出願人】

【識別番号】

000005821

【氏名又は名称】

松下電器産業株式会社



【代理人】

【識別番号】 100077931

【弁理士】

【氏名又は名称】

前田

弘

【選任した代理人】

【識別番号】

100094134

【弁理士】

【氏名又は名称】 小山

廣毅

【選任した代理人】

【識別番号】 100110939

【弁理士】

【氏名又は名称】 竹内 宏

【選任した代理人】

【識別番号】 100110940

【弁理士】

【氏名又は名称】 嶋田 高久

【選任した代理人】

【識別番号】 100113262

【弁理士】

【氏名又は名称】 竹内 祐二

【選任した代理人】

【識別番号】

100115059

【弁理士】

【氏名又は名称】 今江 克実

【選任した代理人】

【識別番号】 100115510

【弁理士】

【氏名又は名称】 手島 勝



【選任した代理人】

【識別番号】 100115691

【弁理士】

【氏名又は名称】 藤田 篤史

【手数料の表示】

【予納台帳番号】 014409

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0006010

【プルーフの要否】 要



【書類名】 明細書

【発明の名称】 電圧発生回路、その駆動方法及び半導体集積回路

【特許請求の範囲】

【請求項1】 誘電体膜及びこれを挟む2つの電極をそれぞれ有し、少なくともいずれか一方が強誘電体キャパシタである第1及び第2のキャパシタと、

上記第1及び第2のキャパシタの各一方の電極同士を接続する接続ノードと、 上記接続ノードの電圧を出力するための出力端子と、

上記第1及び第2のキャパシタの各他方の電極に電圧をそれぞれ供給するため の第1及び第2の端子と

を有し、上記第1及び第2の端子のうちいずれか一方の端子に供給される電圧を 昇圧した電圧を上記接続ノードに生成するように構成された電圧発生部 を備えている電圧発生回路。

【請求項2】 請求項1記載の電圧発生回路において、

上記電圧発生部に配置され、上記接続ノードと上記出力端子との間に介設され た第1のスイッチ素子をさらに備えていることを特徴とする電圧発生回路。

【請求項3】 請求項1又は2記載の電圧発生回路において、

上記電圧発生部に配置され、電源電圧を供給するための電源電圧供給端子と、 上記電源電圧供給端子と上記接続ノードの間に介設された第2のスイッチ素子 をさらに備えていることを特徴とする電圧発生回路。

【請求項4】 請求項1~3のうちいずれか1つに記載の電圧発生回路において、

上記第1及び第2の端子に、上記電圧を高レベルと低レベルとに切り換えて供給するための制御部をさらに備えていることを特徴とする電圧発生回路。

【請求項5】 請求項4記載の電圧発生回路において、

上記電圧発生部から出力される出力電圧を検知するための電圧検知部をさらに 備え、

上記制御部は、上記電圧検知部で検知された上記出力電圧に応じて、上記電圧 発生部を制御することを特徴とする電圧発生回路。

【請求項6】 請求項5記載の電圧発生回路において、



上記電圧検知部は、

上記電圧発生部の出力電圧の絶対値が第1の所定値以下のときには、上記制御 部に上記電圧発生部を動作させる信号を出力し、

上記電圧発生部の出力電圧の絶対値が上記第1の所定値よりも高い第2の所定値以上のときには、上記制御部に上記電圧発生部を停止させる信号を出力することを特徴とする電圧発生回路。

【請求項7】 請求項4~6のうちいずれか1つに記載の電圧発生回路において、

上記電圧発生部を複数個直列に配置して、1つ電圧発生部の出力電圧をその後 段に配置された他方の電圧発生部で昇圧するように構成されていることを特徴と する電圧発生回路。

【請求項8】 請求項4~6のうちいずれか1つに記載の電圧発生回路において、

上記電圧発生部及び上記制御部は、各々2つずつ配置されており、

上記各電圧発生部の各出力端子が共通化されていることを特徴とする電圧発生 回路。

【請求項9】 誘電体膜及びこれを挟む2つの電極を有する第1のキャパシタと、強誘電体膜及びこれを挟む2つの電極を有する第2のキャパシタと、上記第1及び第2のキャパシタの各一方の電極同士を接続する接続ノードと、上記接続ノードの電圧を出力するための出力端子と、上記第1及び第2のキャパシタの各他方の電極に電圧をそれぞれ供給するための第1及び第2の端子と、上記接続ノードと上記出力端子との間に介設された第1のスイッチ素子と、電源電圧を供給するための電源電圧供給端子と、上記電源電圧供給端子と上記接続ノードの間に介設された第2のスイッチ素子とを備えた電圧発生部を有する電圧発生回路の駆動方法であって、

上記第1の端子に第1の電圧を印加するとともに、上記第2の端子に上記第1の電圧よりも高い第2の電圧を印加する第1の期間と、

上記第1の端子に被昇圧電圧を印加するとともに、上記第1のスイッチ素子を オン状態にして、上記接続ノードに発生した電圧を上記出力端子に出力する第2

3/

の期間と、

上記第2のスイッチ素子をオン状態にして、上記接続ノードに上記第2の電圧を印加するとともに、上記第2の端子に上記第1の電圧を印加した後、上記第2のスイッチ素子をオン状態に上記第1および上記第2の端子に上記第2の電圧をそれぞれ印加する第3の期間とを含み、

上記第1~第3の期間の動作を繰り返す電圧発生回路の駆動方法。

【請求項10】 請求項9記載の電圧発生回路の駆動方法において、

上記電圧発生部から出力される出力電圧を検知するための電圧検知部をさらに 備え、

上記電圧検知部で検知された上記出力電圧に応じて、上記電圧発生部を制御することを特徴とする電圧発生回路の駆動方法。

【請求項11】 請求項10記載の電圧発生回路の駆動方法において、

上記電圧検知部から、上記電圧発生部の出力電圧の絶対値が第1の所定値以下のときには、上記制御部に上記電圧発生部を駆動させる信号を出力する一方、上記電圧発生部の出力電圧の絶対値が上記第1の所定値よりも高い第2の所定値以上のときには、上記制御部に上記電圧発生部を停止させる信号を出力することを特徴とする電圧発生回路の駆動方法。

【請求項12】 請求項9~11のうちいずれか1つに記載の電圧発生回路 の駆動方法において、

上記電圧発生部及び上記制御部は、各々2つずつ配置されており、

上記各電圧発生部の各出力端子が単一の出力端子に共通化されていて、

上記各電圧発生部を、互いに半周期ずつずれて上記第1~第3の期間を繰り返すように動作させることを特徴とする電圧発生回路の駆動方法。

【請求項13】 少なくとも1つの信号配線と、

上記少なくとも1つの信号配線に介設され、ゲートに受ける信号に応じて信号 配線における信号の流通をオン・オフするための少なくとも1つのパストランジ スタと、

上記少なくとも1つのパストランジスタのゲートに電源電圧よりも高い電圧を 供給するための少なくとも1つの電圧発生回路と、

4/

上記少なくとも1つの電圧発生回路と上記少なくとも1つのパストランジスタ のゲートとの間に介設された少なくとも1つのスイッチ素子とを備えた半導体集 積回路であって、

上記電圧発生回路は、

誘電体膜及びこれを挟む2つの電極をそれぞれ有し、少なくともいずれか一方 が強誘電体キャパシタである第1及び第2のキャパシタと、

上記第1及び第2のキャパシタの各一方の電極同士を接続する接続ノードと、 上記接続ノードの電圧を出力するための出力端子と、

上記第1及び第2のキャパシタの各他方の電極に電圧をそれぞれ供給するための第1及び第2の端子とを有し、上記第1及び第2の端子のうちいずれか一方の端子に供給される電圧を昇圧した電圧を上記接続ノードに生成するように構成された電圧発生部を備えている

ことを特徴とする半導体集積回路。

【請求項14】 請求項13記載の半導体集積回路において、

第1及び第2のロジック回路をさらに備え、

上記少なくとも1つの信号配線は、上記第1のロジック回路と上記第2のロジック回路とを接続するものであることを特徴とする半導体集積回路。

【請求項15】 請求項13記載の半導体集積回路において、

ロジック回路と、

上記ロジック回路から出力されるロジック信号が流れる複数の配線とをさらに 備え、

上記少なくとも1つの信号配線は、上記ロジック回路と、上記複数の配線との間にそれぞれ設けられた複数の信号配線であり、

上記少なくとも1つのパストランジスタは、上記複数の信号配線にそれぞれ介 設された複数のパストランジスタであり、

上記少なくとも1つの電圧発生回路は、上記複数のパストランジスタの各ゲートに昇圧電圧を供給するための複数の電圧発生回路であり、

上記少なくとも1つのスイッチ素子は、上記各パストランジスタのゲートと上 記各電圧発生回路との間に介設された複数のスイッチ素子であることを特徴とす る半導体集積回路。

【請求項16】 請求項13記載の半導体集積回路において、

上記少なくとも1つの信号配線は、2つの入力信号をそれぞれ受ける2つの信号配線であり、

上記少なくとも1つのパストランジスタは、上記2つの信号配線にそれぞれ介設された2つのパストランジスタであり、

上記少なくとも1つの電圧発生回路は、上記2つのパストランジスタの各ゲートに昇圧電圧を供給するための単一の電圧発生回路であり、

上記少なくとも1つのスイッチ素子は、上記各パストランジスタのゲートと上 記各電圧発生回路との間に介設された2つのスイッチ素子であって、

上記2つのパストランジスタのうちいずれか一方をオンに、他方をオフにする ことにより、上記2つの入力信号のうちいずれか1つの入力信号のみを通過させ る選択回路として機能することを特徴とする半導体集積回路。

【請求項17】 情報を記憶するための記憶部材と、ゲートに受ける信号に 応じてオン・オフするパストランジスタとを有する複数のメモリセルを行列状に 配置してなるメモリセルアレイと、

上記メモリセルアレイの行に沿って延び、上記各メモリセルのゲートに接続される複数の第1の信号配線と、

上記メモリセルアレイの列に沿って延び、上記各メモリセルのパストランジス タのソース又はドレインに接続される複数の第2の信号配線と、

上記各第1の信号配線に電源電圧よりも高い電圧をそれぞれ供給するための複数の電圧発生回路と、

上記各電圧発生回路と上記各第2の信号配線との間にそれぞれ介設された複数 のスイッチ素子とを備えた半導体集積回路であって、

上記各電圧発生回路は、

誘電体膜及びこれを挟む2つの電極をそれぞれ有し、少なくともいずれか一方 が強誘電体キャパシタである第1及び第2のキャパシタと、

上記第1及び第2のキャパシタの各一方の電極同士を接続する接続ノードと、 上記接続ノードの電圧を出力するための出力端子と、

上記第1及び第2のキャパシタの各他方の電極に電圧をそれぞれ供給するため の第1及び第2の端子とを有し、上記第1及び第2の端子のうちいずれか一方の 端子に供給される電圧を昇圧した電圧を上記接続ノードに生成するように構成さ れた電圧発生部を備えている

ことを特徴とする半導体集積回路。

【請求項18】 請求項17記載の半導体集積回路において、

上記半導体集積回路は、DRAM、SRAM、FeRAM、MRAM及び相変 化メモリのうちから選ばれるいずれか1つのメモリ回路であることを特徴とする 半導体集積回路。

【請求項19】 複数の低しきい値MISトランジスタが配置されているロ ジック回路と、

上記ロジック回路に低レベル電圧を供給するための接地ラインと、

上記接地ラインに接地電圧を供給するための接地端子と、

上記接地端子と上記接地ラインとを接続する第1の信号配線と、

上記ロジック回路に高レベル電圧を供給するための電源ラインと、・・

上記電源ラインに電源電圧を供給するための電源端子と、

上記電源端子と上記電源ラインとを接続する第2の信号配線と、

上記第1の信号配線に介設され、ゲートに受ける信号に応じてオン・オフする nチャネル型の高しきい値MISトランジスタと、

上記nチャネル型の高しきい値MISトランジスタのゲートに上記電源電圧よ りも高い電圧を供給するための第1の電圧発生回路と、

上記第1の電圧発生回路と上記nチャネル型の高しきい値MISトランジスタ のゲートとの間に介設された第1のスイッチ素子とを備えた半導体集積回路であ って、

上記第1の電圧発生回路は、

誘電体膜及びこれを挟む2つの電極をそれぞれ有し、少なくともいずれか一方 が強誘電体キャパシタである第1及び第2のキャパシタと、

上記第1及び第2のキャパシタの各一方の電極同士を接続する接続ノードと、 上記接続ノードの電圧を出力するための出力端子と、

ページ: 7/

上記第1及び第2のキャパシタの各他方の電極に電圧をそれぞれ供給するため の第1及び第2の端子とを有し、上記第1及び第2の端子のうちいずれか一方の 端子に供給される電圧を昇圧した電圧を上記接続ノードに生成するように構成さ れた電圧発生部を備えている

ことを特徴とする半導体集積回路。

【請求項20】 請求項19記載の半導体集積回路において、

上記第2の信号配線に介設され、ゲートに受ける信号に応じてオン・オフする pチャネル型の高しきい値MISトランジスタと、

上記pチャネル型の高しきい値MISトランジスタのゲートに上記電源電圧よ りも高い電圧を供給するための第2の電圧発生回路と、

上記第2の電圧発生回路と上記pチャネル型の高しきい値MISトランジスタ のゲートとの間に介設された第2のスイッチ素子とをさらに備え、

上記第2の電圧発生回路は、

誘電体膜及びこれを挟む2つの電極をそれぞれ有し、少なくともいずれか一方 が強誘電体キャパシタである第3及び第4のキャパシタと、

上記第3及び第4のキャパシタの各一方の電極同士を接続する第2の接続ノー ドと、

上記第2の接続ノードの電圧を出力するための第2の出力端子と、

上記第3及び第4のキャパシタの各他方の電極に電圧をそれぞれ供給するため の第3及び第4の端子とを有し、上記第3及び第4の端子のうちいずれか一方の 端子に供給される電圧を昇圧した電圧を上記第2の接続ノードに生成するように 構成された電圧発生部を備えている

ことを特徴とする半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、入力された電圧を昇圧する機能を有する電圧発生回路.その駆動方 法及びこれを利用した半導体集積回路に係り、特に昇圧電圧の保持の安定化対策 に関する。

[0002]

【従来の技術】

近年、多数のMISトランジスタを集積して構成されるLSIの微細化が進んでいる。MISトランジスタは、スケーリング則にほぼしたがって微細化されつつあり、ゲート酸化膜が極薄になっている。そのため、ゲート酸化膜を通過するリーク電流の増加や信頼性低下を防止するために電源電圧の低電圧化が要求されている。具体的には、最小ゲート長が 0.13μ mのルールでは、ゲート酸化膜の厚みは $1.5\sim1.9$ nmで、電源電圧は $1.2\sim1.5$ Vである。MISトランジスタのゲート・ソース間の電圧が同じ場合、ドレインの電圧がソースの電圧よりしきい値分だけ低下して、しきい値ロスが発生する。これにより、信号の論理振幅が小さくなり、信頼性の低下を招くおそれがある。

[0003]

このような信頼性の低下を抑制するために、昇圧電圧を供給する手段を用いることが有効である。昇圧手段により、MISトランジスタのゲートに電源電圧より高い電圧を供給することで、しきい値ロスを防ぐことが可能である。しかし、1つのシステムにおいて、多種類の電源を独立に用意するのは得策ではなく、単一電源で済ませることが望ましい。この問題を解決する従来技術として、電源電圧から昇圧するブートストラップ回路がある。

$[0\ 0\ 0\ 4\]$

図14は、従来のブートストラップ回路の構成を示す電気回路図である。同図に示すように、従来のブートストラップ回路は、入力端子110から入力信号Vinを受けるゲートを有するnチャネル型MISFETである第1のMISトランジスタ101と、電原電圧Vddを供給する電源電圧供給部であるノードN101と第1のMISトランジスタ101のドレインとの間に介設されたnチャネル型MISFETである第2のMISトランジスタ102とを備え、第1のMISトランジスタ101と、第2のMISトランジスタ102との接続部であるノードN102(第1MISトランジスタ101のドレインと第2のMISトランジスタのソースとに接続されるノード)が出力電圧Voutを出力するための出力端子111につながっている。そして、第2のMISトランジスタ102のゲートと

電源電圧供給部との間に、ゲートに電源電圧Vddを受けるnチャネル型MISFETである第3のMISトランジスタ103を設けるとともに、第2のMISトランジスタ102のゲートにつながる接続ノードN103とノードN102との間にブートストラップ用のキャパシタ104を設けている。また、出力端子111と接地との間には、負荷キャパシタ105を介在させている。このように、第2のMISトランジスタ102のゲートが高電圧でフローティングとなるように、キャパシタ104及び第3のMISトランジスタ103を設けることにより、第2のMISトランジスタ102のゲートの電圧を電源電圧以上に上昇させることが可能である。そして、以下のような作用によって、ノードN102の電圧、つまり出力端子111から出力される出力電圧Voutを電源電圧Vddに保持することが可能になる。

[0005]

図15は、入力信号Vin,出力電圧Vout ,接続ノードN103の電圧Vbtの時間変化を示す図である。入力信号Vinが5Vのとき、第1のMISトランジスタ101はオン状態であるので、出力電圧Vout は0Vとなる。このとき、接続ノードN103の電圧Vbtは、電源電圧Vddから第3のMISトランジスタ103のしきい値分だけ低下した値(VddーVt3)である。つぎに、入力信号Vinを5Vから0Vに変化させると、第1のMISトランジスタ101がオフ状態に移行するため、出力電圧Vout が上昇する。出力電圧Vout の上昇に伴い、キャパシタ104により接続ノードN103の電圧Vbtも上昇する。そして、電圧Vbtが(VddーVt3)以上に上昇すると、第3のMISトランジスタ103はオフ状態となり、第2のMISトランジスタ102のゲートはフローティングとなる。最終的に、接続ノードN103の電圧Vbtは(2VddーVt3)まで上昇する。そして、第2のMISトランジスタ102のゲートに十分高い電圧が印加されるため、出力電圧Vout はしきい値ロスなしに電源電圧5Vまで上昇する。

[0006]

ただし、係る先行技術は、文献公知発明に係るものではないため、記載すべき 先行技術文献情報はない。

[0007]

【発明が解決しようとする課題】

しかし、上記従来のブートストラップ回路においては、キャパシタ104の電荷がリークによって減少するために、長時間の間、接続ノードN103の電圧を電源電圧以上の昇圧状態に保持することが困難であるという不具合がある。さらに、接続ノードN103の電圧Vbtの上昇中に電圧Vbtがフローティングになると、各MISトランジスタ102,103の各部に存在する寄生容量や寄生抵抗の影響により、電圧Vbtの電圧値が不安定になるという不具合もある。

[0008]

本発明の目的は、上記従来の昇圧回路とは異なる昇圧機構を利用することにより、昇圧状態を長時間の間安定に保持することが可能な電圧発生回路, その駆動 方法及び半導体集積回路を提供することにある。

[0009]

【課題を解決するための手段】

本発明の電圧発生回路は、誘電体膜及びこれを挟む2つの電極をそれぞれ有し、少なくともいずれか一方が強誘電体キャパシタである第1及び第2のキャパシタと、上記第1及び第2のキャパシタの各一方の電極同士を接続する接続ノードと、上記接続ノードの電圧を出力するための出力端子と、上記第1及び第2のキャパシタの各他方の電極に電圧をそれぞれ供給するための第1及び第2の端子とを有し、上記第1及び第2の端子のうちいずれか一方の端子に供給される電圧を昇圧した電圧を上記接続ノードに生成するように構成された電圧発生部を備えている。

[0010]

これにより、第1の端子-第2の端子間に電圧を印加して強誘電体キャパシタに分極を生じさせることができる。したがって、その後、第1の端子又は第2の端子に被昇圧電圧である入力電圧を印加すると、入力電圧と分極による電圧とを加算した電圧,つまり昇圧電圧が接続ノードに生じる。これにより、比較的安定して長時間保持が可能な昇圧電圧を生成することが可能になる。

[0011]

上記電圧発生部に配置され、上記接続ノードと上記出力端子との間に介設され

た第1のスイッチ素子をさらに備えていることにより、接続ノードに生成された 昇圧電圧を適切なタイミングで外部に出力することが可能になる。

[0012]

上記電圧発生部に配置され、電源電圧を供給するための電源電圧供給端子と、 上記電源電圧供給端子と上記接続ノードの間に介設された第2のスイッチ素子を さらに備えていることにより、接続ノードに電源電圧を導入して、強誘電体膜の 分極のリセットを行なうことなどが可能になる。

[0013]

上記第1及び第2の端子に、上記電圧を高レベルと低レベルとに切り換えて供給するための制御部をさらに備えていることにより、電圧発生部の動作モードを各種変更することが可能になる。

[0014]

上記電圧発生部から出力される出力電圧を検知するための電圧検知部をさらに備え、上記制御部は、上記電圧検知部で検知された上記出力電圧に応じて、上記電圧発生部を制御することにより、電圧発生部からの昇圧された出力電圧を安定させることが可能になる。

[0015]

上記電圧検知部は、上記電圧発生部の出力電圧の絶対値が第1の所定値以下のときには、上記制御部に上記電圧発生部を動作させる信号を出力し、上記電圧発生部の出力電圧の絶対値が上記第1の所定値よりも高い第2の所定値以上のときには、上記制御部に上記電圧発生部を停止させる信号を出力することにより、電圧発生部の出力電圧を第1の所定値と第2の所定値との間に安定して保持することが可能になる。

$[0\ 0\ 1\ 6]$

上記電圧発生部を複数個直列に配置して、1つ電圧発生部の出力電圧をその後 段に配置された他方の電圧発生部で昇圧するように構成されていることにより、 多段に昇圧を行なって、所望の高電圧を得ることが可能になる。

[0017]

上記電圧発生部及び上記制御部は、各々2つずつ配置されており、上記各電圧

発生部の各出力端子が共通化されていることにより、電圧発生部の負荷電流を高 く保持することができる。

[0018]

本発明の電圧発生回路の制御方法は、誘電体膜及びこれを挟む2つの電極を有 する第1のキャパシタと、強誘電体膜及びこれを挟む2つの電極を有する第2の キャパシタと、上記第1及び第2のキャパシタの各一方の電極同士を接続する接 続ノードと、上記接続ノードの電圧を出力するための出力端子と、上記第1及び 第2のキャパシタの各他方の電極に電圧をそれぞれ供給するための第1及び第2 の端子と、上記接続ノードと上記出力端子との間に介設された第1のスイッチ素 子と、電源電圧を供給するための電源電圧供給端子と、上記電源電圧供給端子と 上記接続ノードの間に介設された第2のスイッチ素子とを備えた電圧発生部を有 する電圧発生回路の駆動方法であって、上記第1の端子に第1の電圧を印加する とともに、上記第2の端子に上記第1の電圧よりも高い第2の電圧を印加する第 1の期間と、上記第1の端子に被昇圧電圧を印加するとともに、上記第1のスイ ッチ素子をオン状態にして、上記接続ノードに発生した電圧を上記出力端子に出 力する第2の期間と、上記第2のスイッチ素子をオン状態にして、上記接続ノー ドに上記第2の電圧を印加するとともに、上記第2の端子に上記第1の電圧を印 加した後、上記第2のスイッチ素子をオン状態に上記第1および上記第2の端子 に上記第2の電圧をそれぞれ印加する第3の期間とを含み、上記第1~第3の期 間の動作を繰り返す方法である。

[0019]

この方法により、第1の期間で強誘電体キャパシタに分極を発生させ、第2の期間で分極と被昇圧電圧とを加算した昇圧電圧を発生させ、これを出力端子に出力し、第3の期間で分極反転を行なうという一連の動作を実現することができ、電圧発生回路を円滑に機能させることが可能になる。

[0020]

上記電圧発生部から出力される出力電圧を検知するための電圧検知部をさらに備え、上記電圧検知部で検知された上記出力電圧に応じて、上記電圧発生部を制御することが好ましい。

[0021]

上記電圧検知部から、上記電圧発生部の出力電圧の絶対値が第1の所定値以下のときには、上記制御部に上記電圧発生部を駆動させる信号を出力する一方、上記電圧発生部の出力電圧の絶対値が上記第1の所定値よりも高い第2の所定値以上のときには、上記制御部に上記電圧発生部を停止させる信号を出力することがより好ましい。

[0022]

上記電圧発生部及び上記制御部は、各々2つずつ配置されており、上記各電圧発生部の各出力端子が単一の出力端子に共通化されていて、上記各電圧発生部を、互いに半周期ずつずれて上記第1~第3の期間を繰り返すように動作させることにより、出力端子から昇圧電圧が出力される期間を長くすることが可能になり、出力電圧の変動を小さく抑制することができるとともに、負荷電流も高めることができる。

[0023]

本発明の第1の半導体集積回路は、少なくとも1つの信号配線と、上記少なくとも1つの信号配線に介設され、ゲートに受ける信号に応じて信号配線における信号の流通をオン・オフするための少なくとも1つのパストランジスタと、上記少なくとも1つのパストランジスタのゲートに電源電圧よりも高い電圧を供給するための少なくとも1つの電圧発生回路と、上記少なくとも1つの電圧発生回路と上記少なくとも1つのパストランジスタのゲートとの間に介設された少なくとも1つのスイッチ素子とを備えた半導体集積回路であって、上記電圧発生回路は、誘電体膜及びこれを挟む2つの電極をそれぞれ有し、少なくともいずれか一方が強誘電体キャパシタである第1及び第2のキャパシタと、上記第1及び第2のキャパシタの各一方の電極同士を接続する接続ノードと、上記接続ノードの電圧を出力するための出力端子と、上記第1及び第2のキャパシタの各他方の電極に電圧をそれぞれ供給するための第1及び第2の端子とを有し、上記第1及び第2の端子のうちいずれか一方の端子に供給される電圧を昇圧した電圧を上記接続ノードに生成するように構成された電圧発生部を備えている。

[0024]

これにより、パストランジスタのしきい値ロスによるロジック信号の信号レベルの低下を抑制することができるので、半導体集積回路中の信号配線をロジック信号が伝達する際の論理振幅の低下を抑制することが可能になり、信頼性の高い半導体集積回路を得ることができる。

[0025]

第1及び第2のロジック回路をさらに備え、上記少なくとも1つの信号配線は、上記第1のロジック回路と上記第2のロジック回路とを接続するものであることにより、第1のロジック回路から第2のロジック回路に伝達される信号の電圧レベルの低下を抑制することができる。

[0026]

ロジック回路と、上記ロジック回路から出力されるロジック信号が流れる複数の配線とをさらに備え、上記少なくとも1つの信号配線は、上記ロジック回路と、上記複数の配線との間にそれぞれ設けられた複数の信号配線であり、上記少なくとも1つのパストランジスタは、上記複数の信号配線にそれぞれ介設された複数のパストランジスタであり、上記少なくとも1つの電圧発生回路は、上記複数のパストランジスタの各ゲートに昇圧電圧を供給するための複数の電圧発生回路であり、上記少なくとも1つのスイッチ素子は、上記各パストランジスタのゲートと上記各電圧発生回路との間に介設された複数のスイッチ素子であることにより、1つのロジック回路から多数の配線に信号を送る際にも、信号の電圧レベルの低下を抑制することができる。

[0027]

上記少なくとも1つの信号配線は、2つの入力信号をそれぞれ受ける2つの信号配線であり、上記少なくとも1つのパストランジスタは、上記2つの信号配線にそれぞれ介設された2つのパストランジスタであり、上記少なくとも1つの電圧発生回路は、上記2つのパストランジスタの各ゲートに昇圧電圧を供給するための単一の電圧発生回路であり、上記少なくとも1つのスイッチ素子は、上記各パストランジスタのゲートと上記各電圧発生回路との間に介設された2つのスイッチ素子であって、上記2つのパストランジスタのうちいずれか一方をオンに、他方をオフにすることにより、上記2つの入力信号のうちいずれか1つの入力信

号のみを通過させる選択回路として機能することにより、セレクタやマルチプレクサに入力される入力信号の信号レベルの低下を抑制しつつ、後段に出力することができる。したがって、特に多くのゲート部を設けたマルチプレクサにおいて有効である。

[0028]

本発明の第2の半導体集積回路は、情報を記憶するための記憶部材と、ゲート に受ける信号に応じてオン・オフするパストランジスタとを有する複数のメモリ セルを行列状に配置してなるメモリセルアレイと、上記メモリセルアレイの行に 沿って延び、上記各メモリセルのゲートに接続される複数の第1の信号配線と、 上記メモリセルアレイの列に沿って延び、上記各メモリセルのパストランジスタ のソース又はドレインに接続される複数の第2の信号配線と、上記各第1の信号 配線に電源電圧よりも高い電圧をそれぞれ供給するための複数の電圧発生回路と 、上記各電圧発生回路と上記各第2の信号配線との間にそれぞれ介設された複数 のスイッチ素子とを備えた半導体集積回路であって、上記各電圧発生回路は、誘 電体膜及びこれを挟む2つの電極をそれぞれ有し、少なくともいずれか一方が強 誘電体キャパシタである第1及び第2のキャパシタと、上記第1及び第2のキャ パシタの各一方の電極同士を接続する接続ノードと、上記接続ノードの電圧を出 力するための出力端子と、上記第1及び第2のキャパシタの各他方の電極に電圧 をそれぞれ供給するための第1及び第2の端子とを有し、上記第1及び第2の端 子のうちいずれか一方の端子に供給される電圧を昇圧した電圧を上記接続ノード に生成するように構成された電圧発生部を備えている

これにより、メモリセルにパストランジスタを配置した各種メモリにおけるパストランジスタの駆動能力を高めることができるので、メモリセルからの情報の読み出し時などにおいても、メモリセルにおける情報の安定した保持を図ることができ、信頼性の高いメモリの提供を図ることができる。

[0029]

その場合、上記第2の半導体集積回路は、DRAM, SRAM, FeRAM, MRAM及び相変化メモリのうちから選ばれるいずれか1つのメモリ回路であることが好ましい。

[0030]

本発明の第3の半導体集積回路は、複数の低しきい値MISトランジスタが配 置されているロジック回路と、上記ロジック回路に低レベル電圧を供給するため の接地ラインと、上記接地ラインに接地電圧を供給するための接地端子と、上記 接地端子と上記接地ラインとを接続する第1の信号配線と、上記ロジック回路に 高レベル電圧を供給するための電源ラインと、上記電源ラインに電源電圧を供給 するための電源端子と、上記電源端子と上記電源ラインとを接続する第2の信号 配線と、上記第1の信号配線に介設され、ゲートに受ける信号に応じてオン・オ フするnチャネル型の高しきい値MISトランジスタと、上記nチャネル型の高 しきい値MISトランジスタのゲートに上記電源電圧よりも高い電圧を供給する ための第1の電圧発生回路と、上記第1の電圧発生回路と上記 n チャネル型の高 しきい値MISトランジスタのゲートとの間に介設された第1のスイッチ素子と を備えた半導体集積回路であって、上記第1の電圧発生回路は、誘電体膜及びこ れを挟む2つの電極をそれぞれ有し、少なくともいずれか一方が強誘電体キャパ シタである第1及び第2のキャパシタと、上記第1及び第2のキャパシタの各一 方の電極同士を接続する接続ノードと、上記接続ノードの電圧を出力するための 出力端子と、上記第1及び第2のキャパシタの各他方の電極に電圧をそれぞれ供 給するための第1及び第2の端子とを有し、上記第1及び第2の端子のうちいず れか一方の端子に供給される電圧を昇圧した電圧を上記接続ノードに生成するよ うに構成された電圧発生部を備えている。

[0031]

これにより、これにより、高しきい値MISトランジスタのゲートに昇圧電圧が印加されるので、高しきい値MISトランジスタがオーバードライブ状態になり、ロジック回路を駆動する機能を高めることができる。つまり、高駆動力のMTCMOSの提供を図ることができる。

[0032]

上記第2の信号配線に介設され、ゲートに受ける信号に応じてオン・オフする pチャネル型の高しきい値MISトランジスタと、上記pチャネル型の高しきい 値MISトランジスタのゲートに上記電源電圧よりも高い電圧を供給するための 第2の電圧発生回路と、上記第2の電圧発生回路と上記pチャネル型の高しきい値MISトランジスタのゲートとの間に介設された第2のスイッチ素子とをさらに備え、上記第2の電圧発生回路は、誘電体膜及びこれを挟む2つの電極をそれぞれ有し、少なくともいずれか一方が強誘電体キャパシタである第3及び第4のキャパシタと、上記第3及び第4のキャパシタの各一方の電極同士を接続する第2の接続ノードと、上記第2の接続ノードの電圧を出力するための第2の出力端子と、上記第3及び第4のキャパシタの各他方の電極に電圧をそれぞれ供給するための第3及び第4の端子とを有し、上記第3及び第4の端子のうちいずれか一方の端子に供給される電圧を昇圧した電圧を上記第2の接続ノードに生成するように構成された電圧発生部を備えていることにより、オフリークの小さいMTCMOSの提供を図ることができる。

[0033]

【発明の実施の形態】

(第1の実施形態)

-電圧発生回路の構成-

図1は、本発明の第1の実施形態に係る電圧発生回路の要部(電圧発生部)の構成を概略的に示す電気回路図である。同図に示すように、本実施形態の電圧発生回路は、常誘電体膜及びこれを挟む2つの電極4a,4bを有する第1のキャパシタである常誘電体キャパシタ4と、強誘電体膜及びこれを挟む2つの電極6a,6bを有する第2のキャパシタである強誘電体キャパシタ6とを備えている。常誘電体キャパシタ4と強誘電体キャパシタ6との各一方の電極4a,6aは、接続ノードN1によって互いに接続されている。また、常誘電体キャパシタ4の他方の電極4bは書込端子3に接続され、強誘電体キャパシタ6の他方の電極6bはリセット端子7に接続されている。

[0034]

また、本実施形態の電圧発生回路は、接続ノードN1を挟んで互いに直列に接続された各々pチャネル型MISFETであるリセット制御用トランジスタ1及び出力制御用トランジスタ9を備えている。リセット制御用トランジスタ1のゲートはリセット制御用端子2に接続され、出力制御用トランジスタ9のゲートは

出力制御用端子8に接続されている。そして、電源電圧 V ddが、電源電圧供給端子13を介してリセット制御用トランジスタ1のソースに供給され、出力制御用トランジスタ9のドレインにつながる出力ノードN2から出力端子11を介して出力電圧 V bbが出力される構成となっている。電源電圧供給端子13は、リセット制御用トランジスタ1及び出力制御用トランジスタ9の各基板領域に接続されており、各トランジスタ1,9の基板電圧はほぼ電源電圧 V ddに等しい電圧となっている。

[0035]

また、出力制御用トランジスタ9のドレインにつながる出力ノードN2と接地 との間には負荷キャパシタ10が介在し、出力端子11は、この電圧発生回路の 出力電圧を利用するための負荷抵抗12に接続されている。

[0036]

なお、電圧発生回路として機能するためには、図1に示す電圧発生部だけでなく、各端子2,3,7,8に電圧を供給する制御部が必要であるが、制御部は必ずしも電圧発生部と同じ半導体チップ内に設けられている必要はなく、外付けの構成も可能であるので、図1においては、制御部の図示を省略している。

[0037]

なお、本実施形態では、第1のキャパシタを常誘電体キャパシタとしたが、第 1、第2のキャパシタのいずれもが強誘電体キャパシタであってもよい。


[0038]

本実施形態では、一例として、材料がタンタル酸ストロンチウムビスマス(S r B i $_2$ T a $_2$ O $_9$: Y $_1$)で面積が $_5$ O $_9$ $_4$ m $_2$ である強誘電体キャパシタ $_6$ と、容量値が $_1$ O $_9$ F である常誘電体キャパシタ $_4$ とが互いに直列に接続されている。

[0039]

-電圧発生回路の概略動作-

待機状態においては、書込端子3、リセット端子7、出力制御用端子8、リセット制御用端子2には、いずれも電源電圧Vddが印加されている。すなわち、リセット制御用トランジスタ1、出力制御用トランジスタ9は、いずれもオフ状態



[0040]

① 書込期間(第1の期間)

リセット端子7に電源電圧Vddを印加したままで、書込端子3の電圧Vwpを接地電圧0Vにして、強誘電体キャパシタ6を正に分極させる。ただし、強誘電体キャパシタ6の電極6bに正の電荷が、電極6aに負の電荷がそれぞれ誘起された状態を正の分極と定義する。この第1の期間を書込期間と呼ぶ。

[0041]

② 出力期間(第2の期間)

[0042]

③ リセット期間(第3の期間)

上記出力期間においては、負荷電流が出力ノードN2から接続ノードN1に流入することにより、接続ノードN1に電子が蓄積されたり、強誘電体キャパシタ6の分極が不安定になったりして、出力電圧の絶対値が低下してくる。

[0043]

そこで、このような出力低下を防ぐため、強誘電体キャパシタ6の分極を書込期間における分極とは逆向きに反転し、接続ノードN1に蓄積された電子を引き出す期間を設けた。この期間においては、まず、リセット制御用端子2に接地電

圧 0 Vを印加し、pチャネル型MISFETであるリセット制御用トランジスタ 1をオン状態にして、接続ノードN1の電圧を電源電圧 Vddにする。次に、リセット端子7に接地電圧 0 Vを印加すると、強誘電体キャパシタ6の電極6 a には電源電圧 Vddが印加され、電極6 b には接地電圧 0 Vが印加されるので、強誘電体キャパシタ6の分極が書込期間における分極とは逆向きに反転する。これにより、強誘電体キャパシタ6の分極状態をリセットする。そして、リセット制御用トランジスタ1をオン状態にしたまま、すなわち接続ノードN1の電圧を電源電圧 Vddにしたままで、リセット端子7を電源電圧 Vddにする。これにより、強誘電体キャパシタ6の電極6 a と電極6 b とが短絡状態になり、接続ノードN1に蓄積された電子を引き抜くことができる。この第3の期間をリセット期間と呼ぶ

[0044]

- 直列キャパシタの分極状態と電圧との関係-

図2(a),(b)は、それぞれ順に、強誘電体キャパシタと常誘電体キャパシタとの直列接続回路を抜き出して示す電気回路図、及び強誘電体キャパシタのヒステリシス特性を示す図である。

[0045]

図2(a)に示すように、本実施形態においては、強誘電体キャパシタ6と容量値がCc である常誘電体キャパシタ4とが互いに直列に接続されている。ここで、常誘電体キャパシタ4の電極4bにつながる書込端子3に接地電圧(0V)が印加され、強誘電体キャパシタ6の電極6bにつながるリセット端子7に正の電源電圧Vddが印加されたとする。書込端子3とリセット端子7との間に電圧Vddが印加されると、電圧Vddは、各キャパシタ4,6に分配される。ここで、強誘電体キャパシタ6に印加される電圧をVfとし、常誘電体キャパシタ4に印加される電圧をVcとすると、下記式(1)

$$V dd = V f + V c \tag{1}$$

の関係が成り立つ。

[0046]

また、強誘電体キャパシタ6の分極によって誘起される電荷量をQとする。つ

まり、強誘電体キャパシタ6の電極6bには電荷+Qが、電極6aには電荷-Qが誘起される。このとき、強誘電体キャパシタ6と常誘電体キャパシタ4との接続部である接続ノードN1の全電荷は0であるという電荷保存則より、常誘電体キャパシタ4の電極4aには電荷+Qが、電極4bには電荷-Qが誘起されるので、下記式(2)

$$Q = Cc \cdot Vc \tag{2}$$

の関係が成り立つ。式(1)を式(2)に代入すると、下記式(3)

$$Q = Cc \quad (V dd - V f) \tag{3}$$

の関係が成り立つ。

[0047]

一方、図2(b)に示すように、強誘電体キャパシタの分極に対応する電荷Qのヒステリシス特性に、式(3)を重ねて示すと、同図中の直線Lvdとなる。図2(b)において、ヒステリシス特性と式(3)で表される直線Lvdとの交点Aが強誘電体キャパシタ6に印加される電圧および電荷量を表すことになる。

[0048]

一方、書込端子3とリセット端子7との間に電圧Vddを加えた後、両者間の電圧0 Vに戻したときには、直線Lv0とヒステリシス曲線との交点Bが強誘電体キャパシタ6の分極状態を表す。このとき、強誘電体キャパシタ6の電極6 a と電極6 b との間には電圧Vhが印加される。したがって、接続ノードN1の電圧はVhとなる。その結果、書込端子3 に電源電圧Vddを印加したときの出力電圧はVdd+Vhとなり、入力電圧以上の電圧、すなわち昇圧電圧が得られる。

[0049]

-動作の具体例-

図3は、本実施形態の電圧発生回路の制御部(図示せず)により、各端子に印加される電圧の時間変化を示すタイムチャート図である。図4は出力端子11から出力される出力電圧Vbbの立ち上がり特性を示す図である。図5(a),(b)は、それぞれ順に、本実施形態の電圧発生回路の各期間における出力電圧Vbb及び接続ノードN1の電圧変化を示すタイムチャート図である。以下、図3~図5(b)を参照しながら、本実施形態の電圧発生回路の動作の具体例について説

明する。

[0050]

待機状態では、図3に示すように、書込端子3、リセット端子7、出力制御用端子8、リセット制御用端子2の各電圧Vwp, Vrp, Vog, Vrgをいずれも電源電圧Vddに、本具体例では1Vにする。

[0051]

① 書込期間

図3の書込期間①に示すように、書込端子3の電圧Vwpのみを接地電圧(本具体例では0 V)に約0. 4 5 μ sec の間保持する。この期間においては、図5 (b) に示すように、接続ノードN 1 に約0. 6 V の電圧が発生し、強誘電体キャパシタ6は正に分極する。しかし、この期間においては、出力制御用端子8の電圧がV ddであって出力制御用トランジスタ9 がオフ状態であるため、出力端子1 (出力ノードN 2) に接続ノードN 1 の電圧は出力されない。

[0052]

② 出力期間

図3の出力期間②に示すように、書込端子3の電圧Vwpをリセット端子7の電圧Vrpと同じ電圧,すなわち電源電圧Vddにして、接続ノードN1の電圧を、強誘電体キャパシタ6の分極による電圧と電源電圧Vddとを加算した電圧値に昇圧する。本具体例においては、接続ノードN1の電圧は約1.3Vとなる。また、出力制御用端子8の電圧Vogを接地電圧(本具体例では0 $V)に約4.5<math>\mu$ secの間保持する。これにより、出力制御用トランジスタ9がオン状態になるため、接続ノードN1に保持されている昇圧電圧が出力ノードN2を介して出力端子11に出力される。

[0053]

③ リセット期間

図3のリセット期間③に示すように、リセット端子7の電圧Vrp及びリセット制御用端子2の電圧Vrgを、接地電圧(本具体例では0 V)に、それぞれ約0. 4 5 μ sec ,4. 5 μ sec の間保持する。このとき、リセット制御用トランジスタ1がオン状態になって接続ノードN1の電圧Vcpが電源電圧Vddに、リセット

端子7の電圧Vrpが接地電圧(0V)になるので、強誘電体キャパシタ6の分極は書込期間における分極とは逆の方向に反転する。そして、リセット制御用トランジスタ1をオン状態にしたまま、すなわち接続ノードN1の電圧を電源電圧Vddにしたままで、リセット端子7の電圧が0Vから電源電圧Vddになると、強誘電体キャパシタ6の電極6aと電極6bとが短絡状態になり、接続ノードN1に蓄積された電子が引き抜かれる。

[0054]

以上の書込期間,出力期間及びリセット期間を一周期とし、各期間の動作を繰り返しおこなうことで、出力端子11に昇圧電圧を連続して安定に供給することが可能となる。

[0055]

そして、図3のタイムチャートのように電圧発生回路を制御することにより、図4に示すように、出力ノードN2つまり出力端子11の電圧Vbbは、出力制御用トランジスタ9がオンになってから約100 μ sec 程度で出力が安定になり、そのときにおけるVbbは約1. 3Vとなった。

[0056]

また、図5(a)に示すように、出力ノードN2つまり出力端子11の電圧である出力電圧Vbbは、書込期間①においては、出力ノードN2が接続ノードN1と電気的に切り離されているので、約1.31Vと低下している。しかし、出力期間②になると、接続ノードN1から昇圧電圧が供給されるので、出力電圧Vbbが回復して約1.33Vとなる。リセット期間③においては、出力ノードN2の電圧Vbbは単調に減少し、約1.33Vから約1.31Vになる。リプル(電圧変動)は約0.02Vとなり、変動は少なく安定である。

[0057]

一方、図5(b)に示すように、書込期間①においては書込端子3に接地電圧を加えているので、接続ノードN1の電圧Vcpは約0.6 Vになる。出力期間②においては、接続ノードN1に約1.3 Vの昇圧電圧が保持されている。リセット期間③においては、強誘電体キャパシタ6の分極が逆向きに反転されるため、接続ノードN1の電圧Vcpは約0.9 Vとなる。その後、強誘電体キャパシタ6

の電極6aと電極6bとが短絡状態になるので、接続ノードN1の電圧Vcpは1 Vとなる。

[0058]

以上のように、本発明の第1の実施例の電圧発生回路は、強誘電体キャパシタ 6 の分極反転を利用して昇圧電圧を発生させているので、強誘電体キャパシタ 6 と常誘電体キャパシタ 4 との接続部(接続ノードN1)に昇圧電圧を安定に保持させることができ、その昇圧電圧を出力端子11から連続的に出力することが可能である。

[0059]

なお、本実施形態では、強誘電体キャパシタの誘電体膜を構成する材料として Y1を使用したが、Y1以外にも、強誘電体チタン酸ジルコン酸鉛(Pb(Zr0.45Ti0.55) O_3 :PZT)など、電極間の電圧とそれによって誘起される電荷との間にヒステリシス特性を有する誘電体材料を用いることにより、本発明の電圧発生回路の作用効果が得られる。例えば、ポリフッ化ビニリデン三フッ化エチレン共重合体(P(VDF/TrFE))などの高分子化合物でも同様の動作が可能である。

[0060]

また、本実施形態においては、正の電圧を昇圧するための電圧発生回路及びその駆動方法について説明したが、本実施形態の電圧発生回路における電源電圧 V ddを負の電圧にすれば、負の電圧を昇圧する、つまり負の電圧の絶対値を大きくすることも可能である。

$[0\ 0\ 6\ 1\]$

(第2の実施形態)

図6は、本発明の第2の実施形態の電圧発生回路の構成を示すブロック図である。同図に示すように、本実施形態の電圧発生回路は、制御部21と電圧発生部22とからなる電圧発生回路と、制御部23と電圧発生部24からなる電圧発生回路とを備えている。ここで、電圧発生部22,24は、第1の実施形態で説明したような昇圧機能を備えている。つまり、本実施形態の電圧発生回路は、2段の電圧発生回路を直列に接続して構成されている。また、制御部21,23は、

第1の実施形態における図3に示すような各端子の電圧制御を行なうものである。そして、1段目の電圧発生回路の電圧発生部22において、電源電圧Vddから昇圧された第1の出力信号Vout1を出力し、2段目の電圧発生回路の電圧発生部24で、第1の出力信号Vout1から昇圧された第2の出力信号Vout2を出力する。

[0062]

本実施形態においては、2段の電圧発生回路を直列に接続しているが、3段以上の電圧発生回路を直列に接続することができる。

[0063]

このように、複数段の電圧発生回路を直列に接続することにより、電源電圧 V ddよりも任意の電圧値だけ昇圧された電圧を容易に生成することができる。

[0064]

(第3の実施形態)

図7(a),(b)は、本発明の第3の実施形態の電圧発生回路の構成を示す ブロック図、及び出力信号の時間変化を示す図である。図7(a)に示すように 、本実施形態の電圧発生回路は、第1の実施形態で説明した昇圧機能を有する電 圧発生部26と、電圧発生部26の動作を制御する制御部25と、電圧発生部2 6からの出力Vbbの電圧値を検知するための電圧検知部27とを備えている。

[0065]

制御部25は、第1の実施形態における図3に示すような各端子の電圧制御を行なうものである。この制御部25は、電圧検知部27から出力される電圧Vbbに応じて、電圧発生部26を動作又は停止させる。電圧検知部27は、図7(b)に示すように、電圧発生部26から出力される電圧Vbbの絶対値を検知し、電圧Vbbが第1の所定値(本実施形態では1.25V)以下であれば、制御部25に電圧発生部26を動作させる信号を送る。また、電圧検知部27は、電圧発生部26から出力される電圧Vbbの絶対値を検知し、電圧Vbbが第2の所定値(本実施形態では1.35V)以上であれば制御部25に電圧発生部26を停止させる信号を出力する。このような、電圧検知部15を設けることにより、出力電圧Vbbの安定を図るとともに、消費電力を低下させることが可能となる。なお、本

実施形態では、電圧発生回路の動作を安定させるため、動作・停止の切り換え用 基準値として1.0 Vのディファレンシャルを設けたが、このディファレンシャ ルの値は電圧発生回路が配置される装置の種類などによって任意に設定すること ができる。

[0066]

以上のように、本実施形態では、電圧発生部26,制御部25に加えて電圧検知部27を設けることにより、電圧発生回路の出力電圧を安定化させるとともに、電圧発生回路の消費電力を抑制することが可能となった。

[0067]

なお、本実施形態の電圧発生回路を、第2の実施形態のごとく多段に直列に配置することも可能であり、その場合には、本実施形態の効果に加えて、昇圧機能をより高めることができるという効果を発揮することができる。

[0068]

(第4の実施形態)

図8は、本発明の第4の実施形態の電圧発生回路の構成を示すブロック図である。同図に示すように、本実施形態の電圧発生回路は、それぞれ、制御部31,34と、第1の実施形態で説明した回路構造を有する電圧発生部32,35と、電圧検知部33,36とを有する2つの電圧発生回路を並列に接続して構成されている。

[0069]

ここで、本実施形態の制御部31,34と、電圧検知部33,36との動作は、第3の実施形態の制御部及び電圧検知部とは、以下の2つの点で異なっている

[0070]

第1の相違は、第3の実施形態の電圧発生回路を2つ並列に配置し、各電圧発生回路の出力端子を共通化して、出力電圧Vbbを出力するように構成していることである。

[0071]

第2の相違は、制御部31と制御部34とでは、それぞれの電圧発生部32,35を動作させる信号 ϕ , $/\phi$ の周期が半周期だけ異なることである。これにより、第3の実施形態の電圧発生回路では、第1の実施形態において説明した出力期間②(図3参照)のみ接続ノードN1(図1参照)から出力端子に昇圧電圧が供給されるが、本実施形態では、2つの電圧発生部32,35の各接続ノードN1(図1参照)で生成された昇圧電圧が交互に出力端子に送られるので、第3の実施形態に比べて出力端子から昇圧電圧が供給される期間が長くなり、よって、出力電圧 V bb のリプル(電圧変動)が小さくなる。また、2つの電圧発生部32,35により電圧を出力させているため、負荷電流も大きくすることが可能となった。

[0072]

以上のように、本実施形態の電圧発生回路によると、第3の実施形態の電圧発生回路を2つ並列に配置し、各電圧発生回路の電圧発生部32,35の動作周期を半周期だけずらせるようにすることでリプルを抑制し、負荷電流も大きくすることが可能となった。

[0073]

なお、本実施形態の電圧発生回路を、第2の実施形態のごとく多段に直列に配置することも可能であり、その場合には、本実施形態の効果に加えて、昇圧機能をより高めることができるという効果を発揮することができる。

[0074]

また、図8に示す構成における電圧検知部33,36は、必ずしも設ける必要はない。

[0075]

(第5の実施形態)

図9は、本発明の第5の実施形態の半導体集積回路の構成を示すブロック図である。同図に示すように、本実施形態の半導体集積回路は、第2~第4の実施形態で説明したような電圧発生回路42と、電圧発生回路42の出力をスイッチ素子43を解してゲートに受けるパストランジスタ44と、パストランジスタ44を挟んで配置されたロジック回路41、45とを備えている。

[0076]

本実施形態の半導体集積回路の特徴は、ロジック回路41,45同士を接続しているパストランジスタ44のゲートに昇圧電圧を加えることにより、ロジック回路41から出力されるロジック信号の電圧降下を防ぐことにある。

[0077]

ロジック回路41の出力をパストランジスタ44を介してロジック回路45に入力させる際には、パストランジスタ44のゲートに電源電圧を加えてパストランジスタ44をオン状態にすればよい。しかし、その際、ロジック回路41から出力されるロジック信号の信号レベルは、パストランジスタ44のしきい値ロスによって低下する。

[0078]

それに対し、本実施形態においては、パストランジスタ44のゲートにスイッチ素子43を介して第2~第4の実施形態のような昇圧機能を有する電圧発生回路42を接続しているので、ロジック回路41から出力されるロジック信号がロジック回路45に送られる際に、スイッチ素子43をオン状態にし、電圧発生回路42によって電源電圧よりも高く昇圧された電圧をパストランジスタ44のゲートに入力させることができる。これにより、電圧発生回路42の出力は電源電圧 Vddより高いため、パストランジスタ44のしきい値ロスによりロジック回路41から出力されるロジック信号のレベルの低下を抑制することができる。つまり、半導体集積回路中の信号配線をロジック信号が伝達する際の論理振幅の低下を抑制することが可能になり、信頼性の高い半導体集積回路を得ることができる

[0079]

0

-第1の変形例-

図10は、第5の実施形態の第1の変形例に係る半導体集積回路の構成を示す ブロック図である。同図に示すように、本変形例の半導体集積回路は、ロジック 回路51と、ロジック回路51から出力されるロジック信号が送られる配線56 ,57と、ロジック回路51と各配線56,57との間に介設されたパストラン ジスタ58,59と、パストランジスタ58,59の各ゲートにそれぞれスイッ チ素子52,54を介して接続された電圧発生回路53,55とを備えている。 電圧発生回路53,55は、第2~第4の実施形態で説明した構造を有する。

[0080]

ここで、本実施形態の半導体集積回路においては、ロジック回路51から配線56,57を介して、配線56,57に接続された回路(図示せず)にロジック信号を供給するように構成されている。例えば、ロジック回路51から配線56にロジック信号を出力する場合には、配線56に接続されているパストランジスタ58に電圧発生回路53で昇圧された電圧を印加する。電圧発生回路53の出力電圧は電源電圧よりも高いため、上述のように、ロジック回路51から出力されるロジック信号のレベルの低下を抑制することができる。ロジック回路51から配線57にロジック信号を出力する場合にも、これと同様の動作によって同様の効果を発揮することができる。

[0081]

なお、本変形例における配線の数は、図10に示すような2本に限定されるものではなく、配線が3本以上であってもよく、1本であってもよい。

[0082]

- 第2の変形例-

図11は、第5の実施形態の第2の変形例に係る半導体集積回路の構成を示すブロック図である。同図に示すように、本変形例の半導体集積回路は、マルチプレクサを構成する2段の選択ゲート部60,70を備えている。前段の選択ゲート部60は、入力信号Inl~In4をそれぞれ受ける各パストランジスタ63~67と、パストランジスタ63~67の各ゲートにスイッチ素子62を介して接続された電圧発生回路61とを備えている。ただし、パストランジスタ65,67のゲートとスイッチ素子62との間には、インバータ63が介設されている。後段の選択ゲート部70は、2つのパストランジスタ64,65によって選択された入力信号In1又は1n2を受けるパストランジスタ74と、2つのパストランジスタ66,67によって選択された入力信号In3又は1n4を受けるパストランジスタ75と、パストランジスタ74,75の各ゲートにスイッチ素子72を介して接続された電圧発生回路71とを備えている。ただし、パストランジスタ75

のゲートとスイッチ素子72との間には、インバータ73が介設されている。

[0083]

本実施形態の半導体集積回路(マルチプレクサ)によると、電圧発生回路61 ,71により、マルチプレクサを構成する複数のパストランジスタのゲートに、 電源電圧よりも高い昇圧電圧が供給されるので、ロジック信号である入力信号 I nl~In4の信号レベルの低下を抑制しつつ、入力信号 Inl~In4から選択された 1つの信号を出力信号 Outとして出力することができる。

[0084]

なお、本発明の半導体集積回路は、2つの入力信号のうちいずれか一方の入力 信号のみを通過させる選択回路として機能すればよいので、図11に示すパスト ランジスタのうちの2つのパストランジスタのみを有していれば本発明の半導体 集積回路の効果は得られる。

[0085]

本実施形態及びその変形例(第1,第2の変形例)に係る半導体集積回路によると、パストランジスタのゲートに、電圧発生回路において生成された昇圧電圧を印加することにより、ロジック回路から出力されるロジック信号のレベルの低下を抑制することができる。また、そのことにより、信号レベルの低下を回復させるための増幅器を設ける必要がないので、半導体集積回路の低消費電力化を図ることができる。

[0086]

なお、本実施形態の半導体集積回路をFPGA(Field Programmable Gate Array)のようなLSI,つまり製造後に回路変更が可能なLSIに適用することで、低消費電力化が可能である。

[0087]

(第6の実施形態)

図12は、本発明の第6の実施形態に係る半導体集積回路の構成を示すブロック図である。本実施形態の半導体集積回路は、本発明の電圧発生回路をDRAM (Dynamic Random Access Memory) のワード線駆動回路に適用した例に関する。同図に示すように、本実施形態の半導体集積回路は、メモリセルアレイに設けら

れた多数のビットライン83及びワードライン84と、各ワードライン84にスイッチ素子82を介して接続される電圧発生回路81とを備えている。各メモリセルには、ドレインがビットライン83に接続され、ゲートがワードライン84に接続されるパストランジスタ85と、一方の電極がパストランジスタのソースに接続され、他方の電極が基板電圧Vppを供給する端子に接続されるキャパシタ56とが配置されている。本実施形態においては、省面積のために、電圧発生回路81を第3の実施形態における電圧発生回路としている。

[0088]

本実施形態の半導体集積回路によれば、DRAMのワード線駆動回路に本発明の電圧発生回路を配置することにより、各メモリセルのパストランジスタ85のゲートに電源電圧よりも高い昇圧電圧を印加することができるので、キャパシタ86に保持されている電圧の劣化を抑制しつつ、メモリの読み出しを行なうことが可能になる。そして、読み出し時のキャパシタの電圧低下を抑制することにより、DRAMの信頼性の向上を図ることができる。

[0089]

なお、本実施形態のDRAMのメモリセル中のキャパシタ86の記憶容量膜を構成する材料として強誘電体を用い、半導体集積回路をFeRAMとして機能させることも可能である。

[0090]

また、メモリセルをアクセスするためにパストランジスタを用いるように構成された半導体集積回路であれば、DRAM以外の半導体集積回路に本発明の電圧発生回路を配置することが可能である。例えば、電界効果型トランジスタとフリップフロップによって構成されるSRAMのメモリセルや、電界効果型トランジスタと抵抗素子によって構成されるメモリセル、例えば、抵抗素子がGeSbTeなどの相変化材料によって構成される相変化メモリや、抵抗素子が磁気トンネル接合(MTJ: Magnetic Tunnel Junction)素子によって構成されるMRAM(MagnetoresistiVe Random Access Memory)などのメモリセルをアクセスするための配線、特にワード線を駆動する回路に本発明の電圧発生回路を設けることにより、本実施形態と同様の効果が得られる。



(第7の実施形態)


図13は、本発明の第7の実施形態の半導体集積回路の構成を示すブロック図である。同図に示すように、本実施形態の半導体集積回路は、電源端子から電源電圧Vddを受けてロジック回路に高レベル電圧Vdd1を供給するための電源ライン99aと、接地端子から接地電圧Vssを受けてロジック回路に低レベル電圧Vss1を供給する接地ライン99bとを備えている。また、本実施形態の半導体集積回路は、電源端子と電源ライン99aとの間に介設されたpチャネル型MISFETである高しきい値MISトランジスタ93と、高しきい値MISトランジスタ93のゲートにスイッチ素子92を介して接続される電圧発生回路91と、接地端子と接地ライン99bとの間に介設されたnチャネル型MISFETである高しきい値MISトランジスタ96と、高しきい値MISトランジスタ96のゲートにスイッチ素子97を介して接続される電圧発生回路98とを備えている。また、ロジック回路には、低しきい値p型MISトランジスタ94と、低しきい値n型MISトランジスタ95とからなるインバータ回路が多数設けられている。

[0092]

本実施形態の半導体集積回路においては、ロジック回路には、インバータ回路の駆動電流を上げるために、低しきい値MISトランジスタ94,95を用い、リーク電流が問題となる部分には高しきい値MISトランジスタ93,96を用いている。さらに、本実施形態では、電源ライン99aと電源端子との間に高しきい値p型MISトランジスタ93を介設し、接地ライン99bと接地端子との間に、高しきい値n型MISトランジスタを介設している。このように、異なるしきい値電圧のMISトランジスタを用いる回路をMTCMOS(Multi Threshold CMOS)と呼ぶ。

[0093]

本実施形態の半導体集積回路においては、回路動作時に、スイッチ素子97を オン状態にし、電圧発生回路98から出力される昇圧電圧を高しきい値MISト ランジスタ96(nチャネル型MISFET)のゲートに供給する。その際、高



[0094]

また、回路待機時には、スイッチ素子92をオン状態にし、高しきい値MISトランジスタ93のゲートと電圧発生回路91とを互いに接続する。このことにより、高しきい値MISトランジスタ93(pチャネル型MISFET)のサブスレッショルド領域における電源端子から接地端子へのリークを低減することができる。つまり、本実施形態により、従来のMTCMOSより、回路待機時におけるリーク(オフリーク)を抑制する機能の高いMTCMOSの提供を図ることができる。

[0095]

ただし、本実施形態のごとく、電圧発生回路を電源ライン側と接地ライン側との双方に配置する必要はなく、いずれか一方に配置するだけでもよい。接地ラインと接地端子との間に配置されるnチャネル型の高しきい値MISトランジスタのゲートに、本発明の電圧発生回路によって昇圧された電圧を供給する構成により、従来のMTCMOSよりも高駆動力のMTCMOSの提供を図ることができる。また、電源ラインと電源端子との間に配置されるpチャネル型の高しきい値MISトランジスタのゲートに、本発明の電圧発生回路によって昇圧された電圧を供給する構成ことにより、従来のMTCMOSよりもオフリーク抑制機能の高いMTCMOSの提供を図ることができる。

[0096]

なお、低消費電力を必要とする機器、特に、携帯電話(PDC: Personal Digital Cellular)や、携帯情報端末(PDA: Personal Digital Assistance)などのベースバンド部の信号処理用LSIに、本実施形態の半導体集積回路を用いることにより、より低消費電力化かつ高性能化が可能となり、省エネルギーにつながるため、環境にやさしい携帯機器の提供を図ることができる。



[0097]

【発明の効果】

本発明の電圧発生回路、その駆動方法又はこれを利用した半導体集積回路によると、強誘電体キャパシタと常誘電体キャパシタ又は強誘電体キャパシタとを直列に接続して、強誘電体キャパシタの分極による電圧を利用して昇圧機能をもたせるようにしたので、安定した昇圧電圧の保持を利用して、各種の高機能デバイスの提供を図ることができる。

【図面の簡単な説明】

[図1]

本発明の第1の実施形態に係る電圧発生回路の要部(電圧発生部)の構成を概略的に示す電気回路図である。

【図2】

(a), (b)は、それぞれ順に、強誘電体キャパシタと常誘電体キャパシタとの直列接続回路を抜き出して示す電気回路図、及び強誘電体キャパシタのヒステリシス特性を示す図である。

【図3】

第1の実施形態の電圧発生回路の制御部により、各端子に印加される電圧の時間変化を示すタイムチャート図である。

【図4】

第1の実施形態の出力端子から出力される出力電圧の立ち上がり特性を示す図である。

【図5】

(a), (b)は、それぞれ順に、第1の実施形態の電圧発生回路の各期間に おける出力電圧及び接続ノードの電圧変化を示すタイムチャート図である。

【図6】

本発明の第2の実施形態の電圧発生回路の構成を示すブロック図である。

【図7】

(a), (b)は、本発明の第3の実施形態の電圧発生回路の構成を示すブロック図、及び出力信号の時間変化を示す図である。

【図8】

本発明の第4の実施形態の電圧発生回路の構成を示すブロック図である。

【図9】

本発明の第5の実施形態の半導体集積回路の構成を示すブロック図である。

【図10】

第5の実施形態の第1の変形例に係る半導体集積回路の構成を示すブロック図である。

【図11】

第5の実施形態の第2の変形例に係る半導体集積回路の構成を示すブロック図である。

【図12】

本発明の第6の実施形態に係る半導体集積回路の構成を示すブロック図である

【図13】

本発明の第7の実施形態の半導体集積回路の構成を示すブロック図である。

【図14】

従来のブートストラップ回路の構成を示す電気回路図である。

【図15】

従来のブートストラップ回路における入力信号、出力電圧、接続ノードの電圧 の時間変化を示す図である。

【符号の説明】


- 1 リセット制御用トランジスタ
- 2 リセット制御用端子
- 3 書込端子
- 4 常誘電体キャパシタ
- 4 a, 4 b 電極
- 6 強誘電体キャパシタ
- 7 リセット端子
- 8 出力制御用端子

- 9 出力制御用トランジスタ
- 10 負荷キャパシタ
- 11 出力端子
- 12 負荷抵抗
- 13 電源電圧供給端子
- N1 接続ノード
- N2 出力ノード




図面

【図1】



【図2】








図3】




【図4】




【図5】







(b)




【図6】




【図7】







【図8】




【図9】




【図10】




【図11】




【図12】




【図13】



【図14】



【図15】



【書類名】 要約書

【要約】

【目的】 長時間安定に昇圧電圧を出力する機能を有する電圧発生回路, その駆動方法及びこれを利用した半導体集積回路を提供する。

【構成】 電圧発生回路は、常誘電体キャパシタ4と、強誘電体キャパシタ6と、2つのキャパシタ4,6の各一方の電極4a,6a同士を接続する接続ノードN1と、書込端子3と、リセット端子7と、リセット制御用トランジスタ1と、出力制御用トランジスタ9とを備えている。書き込み端子3とリセット端子7との間に電圧が印加されると、強誘電体キャパシタ6に分極が生じる。その後、書き込み端子3に電源電圧が印加されると、接続ノードN1には電源電圧と分極による電圧とを加算した昇圧電圧が生じ、出力制御用トランジスタ8がオンになって、出力ノードN2から出力端子11を介して昇圧電圧が出力される。

【選択図】 図1

特願2002-310032

出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名

松下電器産業株式会社